多脑区神经记录正在从单点采集走向网络级监测，关键挑战是如何在植入空间、信号质量和无线带宽之间取得平衡。临港实验室Lei Yao、Ning Xue团队联合上海交大、中科院、清华等，在Biosensors报道了一套“远端12通道ASIC + 独立四线 + 中央Hub”的分布式无线记录系统。该系统实现5.6 μVrms输入参考噪声、28.93 kSps/通道采样，并在清醒小鼠中完成神经活动记录，为多区域脑活动监测提供了清晰的工程化路线。
1｜被线束和无线带宽夹住的多脑区记录
多脑区神经记录的难点，并不只是“多插几根电极”。运动、感觉和认知依赖跨脑区网络协同，但当记录位点从一个脑区扩展到多个脑区，系统会同时遇到三重矛盾：电极线束迅速膨胀，远距离微弱信号更容易受干扰；每个脑区若都配置完整无线节点，供电、组网和时钟同步又会变得复杂；共享串行总线虽然减少导线，却可能因压降、时钟恢复或单节点失效拖垮整条链路。
因此，本文真正要解决的不是某一个放大器指标，而是系统架构的取舍。研究团队选择了一条折中但清晰的路线：把采集前端分布到记录点附近，把电源管理、计算和最终无线外传集中到中央Hub；每个远端模块再通过独立四线连接Hub，用更多但可控的导线，换取模块级故障隔离和更确定的数据链路。
2｜解构技术：从神经探针到BLE的三级链路
第一级，是把信号调理推到记录点。每个远端模块由12通道柔性神经探针和定制ASIC组成。每个模块化数字像素（MDP）都包含电容耦合低噪声前端、可切换0.5/300 Hz高通与10 kHz低通、12 bit SAR ADC和并串转换。微伏级神经信号在靠近电极的位置完成放大、滤波和数字化，避免以模拟形式长距离传输。
第二级，是用独立四线换取确定性。12个MDP的数据经全局控制器汇聚，并以曼彻斯特编码把时钟嵌入数据；随后通过VDD、GND和LVDS±四根线接入中央Hub。独立供电路径避免多个模块之间出现IR压降累积和地弹耦合，LVDS则用差分传输抵抗共模干扰。它没有让线束消失，而是把线束复杂度变成可隔离、可定位的模块连接。
第三级，是在中央Hub把“原始波形”压缩成“神经事件”。FPGA完成曼彻斯特解码、双阈值尖峰检测和数据压缩，蓝牙低功耗（BLE）负责最后一跳。受BLE吞吐限制，模式1保留部分原始波形与尖峰位置；模式2只传输四个模块共48通道的尖峰事件，压缩率达到98.7%。这一步揭示了系统的核心逻辑：无线带宽不够时，不能只换更快的射频链路，也可以先把数据变成更有临床和神经科学意义的信息。
3｜实验与验证：数据究竟说明了什么？
这套系统首先回答了一个基础问题：远端模块能否“听清”微弱神经信号？ASIC采用SMIC 0.18 μm CMOS，面积4.84×0.36 mm²，1.8 V供电；实测采样率28.93 kSps/通道，中频增益62.9 dB，高通截止点为8 Hz或250 Hz，250 Hz—10 kHz输入等效噪声5.6 μVrms。12通道增益偏差控制在±1.8%，系统级SNDR为61.9 dB，对应ENOB 9.99 bit，说明从模拟前端到ADC的整条采集链具有较好一致性。
但功耗分解给出了另一幅图景：整颗ASIC总功耗10.13 mW，其中标准LVDS驱动约9.55 mW，占89.05%；12路记录通道合计仅0.58 mW，即48.5 μW/通道。换句话说，系统不是“采不动”，而是“送出去太贵”。这也是本文最有价值的工程信息之一——稳定差分链路解决了可靠性，却把主要功耗压力集中到了接口。
动物实验使用3只8周龄雄性C57BL/6小鼠，每只植入一支12通道Au/PDMS/PEG柔性探针至尾壳核。术后5天，团队在清醒自由活动状态完成记录，并在一个月内重复4次；12通道均获得可辨识动作电位，FPGA可实时标出尖峰并无线外传。需要特别强调的是，实验并未把多个远端模块同时植入不同脑区。因此，论文目前证明的是“面向多脑区扩展的系统原型”，而不是已经完成的多脑区同步体内记录。
4｜影响与未来：从系统原型到临床工程，还有多远？
这项工作的创新并不在某个单独电路，而在于把“分布式采集—可靠回传—中心压缩—无线外传”串成了一条完整原型链。独立四线让故障被限制在单个模块，曼彻斯特编码省去独立时钟线，FPGA压缩则把高采样率神经数据塞进低带宽BLE。对于跨区神经网络研究而言，这种模块化架构比单纯追求更高通道数更接近真实实验需求。
如果未来能够完成多脑区同步、长期稳定和热安全验证，该架构可服务于癫痫传播监测、运动意图解码以及多靶点闭环神经调控。临床真正需要的也不是一次漂亮的尖峰波形，而是多位置、长时间、低故障率且可追溯的记录。不过，本文尚未提供人体或疾病模型中的诊断与治疗获益，因此这里的临床价值仍是工程使能，不能写成已被验证的临床效果。
5｜结尾：冷静审视这套“分布式无线”系统
独立四线避免了菊花链的级联故障，却使线数随模块数按4N增长。当脑区数量继续增加，机械牵拉、植入空间和连接器规模会重新成为瓶颈。更高通道的远端ASIC、邻近模块共享电源、分层聚合，或低功耗短距无线互联，可能比简单复制四线模块更可持续。严格说，这也是一套“中央Hub到外部无线、远端到Hub有线”的混合架构，不应把它等同于每个脑区完全无线。
更紧迫的问题是热与功耗。10.13 mW集中在约1.74 mm²芯片面积上，可能越过约1 ℃温升的保守边界。下一代需替换标准LVDS，将事件检测与压缩前移，并用热仿真和组织温度实测闭环验证；同时报告多模块同步误差、端到端延迟、丢包率、弯折/浸泡可靠性和慢性生物相容性。下一步最值得关注的，不是再增加通道，而是真正的多脑区同步体内实验能否在长期、运动和高负荷下稳定工作。
参考资料
https://doi.org/10.3390/bios16070370
审核 | 医工学人理事会
